Mediatek Dymenties 9500 SoC ने बेहतर किरण अनुरेखण और AI प्रदर्शन की पेशकश करने के लिए इत्तला दे दी; विनिर्देशों रिसाव | Infinium-tech

DIMENTIEND 9500 SOC को मीडियाटेक से नवीनतम फ्लैगशिप-टियर स्मार्टफोन प्रोसेसर के रूप में विकास में होने की अफवाह है। इस साल के कुछ समय बाद अपने प्रत्याशित शुरुआत से आगे, एक टिपस्टर का सुझाव है कि इसे TSMC की N3P प्रक्रिया (3NM) का उपयोग करके गढ़ा जा सकता है। एआरएम के नवीनतम कॉर्टेक्स-एक्स 9 सीरीज़ कोर द्वारा संचालित, चिपसेट को रे ट्रेसिंग और आर्टिफिशियल इंटेलिजेंस (एआई) से संबंधित सुधारों को लाने के लिए अनुमान लगाया गया है-बाद में एक तंत्रिका प्रसंस्करण इकाई (एनपीयू) द्वारा समर्थित है जो प्रति सेकंड (टॉप्स) प्रदर्शन करने में सक्षम है।

टिपस्टर डिजिटल चैट स्टेशन (चीनी से अनुवादित) ने कथित मीडियाटेक डिमिटिविटी 9500 चिपसेट के एक प्रकार के विनिर्देशों को लीक किया डाक चीनी माइक्रोब्लॉगिंग प्लेटफॉर्म वीबो पर। N3P प्रक्रिया का उपयोग करते हुए, SOC को एक ऑक्टा-कोर आर्किटेक्चर के साथ आने के लिए इत्तला दे दी गई है, हालांकि इसका मेकअप पिछली अफवाहों की तुलना में अलग हो सकता है।

2 + 6 कॉन्फ़िगरेशन होने के बजाय, डिमिटेंस 9500 चिपसेट में एक कॉर्टेक्स-एक्स 930 प्राइम कोर हो सकते हैं, जिसे “ट्रैविस” कहा जाता है, तीन कोर “ऑल्टो”, और चार कॉर्टेक्स-ए 730 “गेलस” कोर।

एसओसी को एक इम्मोर्टलिस-ड्रेज जीपीयू द्वारा पूरक कहा जाता है, जो रे ट्रेसिंग और एआई के संदर्भ में सुधार की पेशकश कर सकता है, जबकि बिजली की खपत को कम कर सकता है, एक नए जीपीयू माइक्रोआर्किटेक्चर के सौजन्य से। इस बीच, एक एनपीयू 9.0 को एआई प्रदर्शन के 100 टॉप देने के लिए इत्तला दे दी गई है। टिपस्टर के अनुसार, डिमिटेंस 9500 चिपसेट में 16MB L3 कैश और 10MB SLC कैश होगा। एक फ्लैगशिप ऑफर होने के लिए, यह LPDDR5X रैम और UFS 4.1 स्टोरेज तक सुसज्जित उपकरणों का समर्थन कर सकता है।

पिछली रिपोर्टों से पता चलता है कि कथित चिपसेट के निर्माण के लिए TSMC द्वारा उपयोग की जाने वाली N3P प्रक्रिया के परिणामस्वरूप 5 प्रतिशत प्रदर्शन लाभ हो सकता है और वर्तमान आयाम 9400 SOC की तुलना में 5-10 प्रतिशत दक्षता में सुधार हो सकता है जो N3E प्रक्रिया का उपयोग करके बनाया गया है। यह एआरएम के स्केलेबल मैट्रिक्स एक्सटेंशन (एसएमई) के उपयोग के साथ बेहतर मल्टी-थ्रेड प्रदर्शन से भी लाभान्वित हो सकता है जो एआई और एमएल-आधारित अनुप्रयोगों को तेज कर सकता है और मैट्रिक्स संचालन के लिए बढ़ाया समर्थन प्रदान कर सकता है।

यद्यपि कोई आधिकारिक विवरण 9500 एसओसी की लॉन्च टाइमलाइन के बारे में नहीं जाना जाता है, इसके पूर्ववर्ती की घोषणा अक्टूबर 2024 में की गई थी, और कथित चिप भी इस साल उसी समय के आसपास लॉन्च हो सकती है।